講演情報
[B-6-15]CPU環境における分類条件再構成によるパケット処理手法
〇西脇 康二1、中務 諭士1 (1. NTT株式会社)
キーワード：
パケット処理手法、FPGA、CPU
本稿は、FPGA前提のパケット分類処理を汎用CPU環境へ適用するための分類条件再構成手法を提案する。従来は階層的なヘッダ解析（Next Header等）を前提とした設計であったが、CPUでは分岐増大やメモリアクセス増により負荷が増大するため、VLAN IDやTraffic Class等の固定長フィールドを用いた単純キーの組合せへ置換する方針を採る。本手法により詳細プロトコル解析の精度は低下するが、フロー単位での集約やトラフィック量把握が可能となり、CPU上での安定処理を実現する。48時間試験では受信処理でのロス率約0.01%を確認しており、ユースケースに応じた適用が有効である。今後は条件最適化と実運用評価を進める。