講演情報
[C-12-32]IVR向けCMOS型D級発振器とLDOを用いた超高速ゲートドライバを適用したSCコンバータの検討
◎林 康平1、渡邊 友翔1、宮地 幸祐1 (1. 信州大)
キーワード：
パッケージ内蔵集積電源、スイッチトキャパシタコンバータ、CMOS型D級発振器
近年、CPUなどの演算素子は高性能化に伴い、低電圧・大電流供給が求められる。これにより、従来の給電方式では、マザーボード上の長距離電源配線での損失が深刻な問題となる。そこで、演算素子と同一パッケージ内に電源回路を配置し、大電流が流れる電源配線を最小化するIVR(Integrated Voltage Regulator)が注目されている。IVRに適している回路の一つとして、スイッチトキャパシタ(SC)コンバータがある。SCコンバータの高電力密度化を実現するためには、回路内の大部分を占めるキャパシタを小型化する必要があり、そのためには高いスイッチング周波数での動作が求められる。しかし、一般的なバッファドライバではスイッチング周波数の上昇に伴いゲート充放電損失が増大する。これに対し、先行研究では、CMOS型D級発振器(以後、単に発振器とする)を従属接続させたゲートドライバを用いて、ゲート充放電損失を抑制しつつ500MHz帯の超高速スイッチングでSCコンバータの動作を実現している。しかし、先行研究の回路構成ではオンチップインダクタを2 つ要するためドライバ面積が大きく、高効率密度化に不利になっている。そこで、本研究は、発振器とLDOを用いて先行研究回路の利点を維持しつつ回路面積削減を目指した回路を提案する。