[16p-C302-1~18] 13.5 Semiconductor devices/ Interconnect/ Integration technologies

4:30 PM - 4:45 PM JST(7:30 AM - 7:45 AM UTC)Presentation by Applicant for JSAP Young Scientists Presentation Award

[16p-C302-12] Optimization of PCM/Selector stacked memory structure for decreasing reset current and improving endurance characteristics

〇Matsuzawa Yuya¹, Katono Kazuhiro¹, Tsukagoshi Takayuki¹, Fujii Shosuke¹, Fujimaki Takeshi¹ (1.Kioxia)

Keywords:

phase change memory,PCM,SCM

相変化メモリ（Phase change memory, PCM）とセレクタを積層した1S1R型メモリは、SCMのメモリ構成要素として注目を集めている。PCMの書き換え動作は、メモリセルを流れる電流によるジュール熱を利用して行われるが、リセット動作においては融点まで温度を上昇させるため大電流が必要であり、動作電流の低減が望まれている。また、書き換え動作を繰り返すと、しきい値電圧（Vth）シフトが発生するため、サイクル耐性の向上が望まれている。本研究では、リセット電流低減とサイクル耐性向上を目指して熱構造最適化に取り組んだ。