[24p-31A-1~14] FS.1 Focused Session "AI Electronics"

3:00 PM - 3:15 PM JST(6:00 AM - 6:15 AM UTC)Highlighted Presentation

[24p-31A-7] Circuit Design of FeFET-based Voltage-sensing Computation-in-Memory

〇Chihiro Matsui¹, Kasidit Toprasertpong¹, Shinichi Takagi¹, Ken Takeuchi¹ (1.Univ. Tokyo)

Keywords:

Computation-in-Memory,FeFET

ニューロモルフィックコンピューティング応用の強誘電体FET（FeFET）を用いた電圧検知Computation-in-Memory（CiM）の回路設計を議論する。配線容量・配線抵抗が大きくなれば，FeFET電圧検知CiMの積和演算結果に影響するが，電流検知CiMと比較して配線容量・配線抵抗による影響は少ない。さらに，提案の電圧検知FeFET CiM回路が，Spiking Neural Network（SNN）のintegrate動作が可能であることを示す。