Presentation Information
[A-6-02]イジングモデルアニーリングの高効率RB型LSI実装
◎Yu Akatsuka1, Kazuhito Ito1 (1. Saitama University)
Keywords:
LSI,Ising model,Annealing,Registar-Bridge
組合せ最適化問題を高速かつ効率的に解く手法としてイジングモデルを用いたアニーリングは並列処理が可能であり，高い並列性を有する大規模集積回路(LSI)による実装に適している．本研究では，レジスタブリッジ(RB)型LSIによる高効率イジングモデルアニーリング実装を提案する．イジングモデル中のスピンを正方格子状に配置し，各スピンは周囲24個のスピンと結合する．複数個の演算素子(PE)のそれぞれが9個のスピンを担当し，順に値を更新することで相互結合するスピンの同時更新を避けつつ全PEが常時実行する方式を提案する．RB型を採用することで，従来型と比べて実行速度を低下せずにLSI面積を18%削減した．