Presentation Information
[C-12-07]Improvement of Line Regulation in Cryogenic Voltage Reference Circuit Using a Nagata Current Mirror
◎Koki Takehisa1, Akira Tsuchiya2, Toshiyuki Inoue3, Junichi Yanagisawa1 (1. The University of Shiga Prefecture, 2. Kansai University, 3. Kyoto Institute of Technology)
Keywords:
Cryogenic,voltage reference,Nagata Current Mirror,Line Regulation
量子コンピュータの大規模化に向けて制御回路の冷凍機内への移設が提案されているが, 極低温制御回路内のアナログ・RF回路の安定動作には, 電源電圧やプロセス, 温度の変動に影響されない参照電圧源が不可欠である. 極低温下では通常のpn接合がフリーズアウトにより動作しないためMOSFETを用いる必要があるが, 基本回路では電源電圧Vdd の上昇に伴い出力電圧Vref が単調増加する課題がある. 一方, 極低温ではしきい値電圧が上昇し, ヘッドルームの確保が困難なためカスコード接続のような縦続接続は適用できない. 永田カレントミラーの出力電流は電源電圧に対して極値を形成し, 極値付近では電源電圧への依存性が小さくなる特性を有する. ただし, 縦続接続しなくてよい反面, 温度やプロセスに対して特性が変動しやすい. しかし, 極低温環境は温度が制御されており, 温度による特性の変動を考慮しなくてもよい. そこで本研究では, 永田カレントミラーを導入した参照電圧回路を提案する. 永田カレントミラーの電流特性を, 抵抗を介してVref の特性に形成することで, 極低温での電源電圧変動耐性を改善する. さらに, プロセスばらつき対策として, 回路内のMOSFETのバックゲートVb に順方向バイアスを選択的に印加してしきい値電圧を制御する補償手法を検討した. 基準条件をVdd = 1.8 V, 温度を4 Kとしてシミュレーション評価を行った結果, 提案回路はVdd ± 10%の変動に対する出力電圧の変動幅を従来回路の14 mVから6 mVへと55%低減できた. また, バックゲートへの適切な電圧印加により, プロセスばらつきによる出力変動を12%から1.7%以内へと86%抑制可能であることを確認した.