[10p-A24-1~15] 11.4 接合，回路作製プロセスおよびディジタル応用

16:30 〜 16:45

[10p-A24-10] 高速化機構を導入した超伝導乱数生成器の遅延時間の調査

〇冨高 良亘¹、吉川 信行^2,3,4、山梨 裕希^2,3,4 (1.横国大院理工、2.横国大院工学研究院、3.横国大IAS、4.横国大IMS)

キーワード：

乱数生成器

超伝導乱数生成器（Superconductive Random Number Generator: SRNG）に高速化機構を導入した高速SRNGは、50%以上の遅延時間削減を達成しており、応用回路への導入が期待されている。この高速SRNGの遅延時間の優位性を実証するべく、Delay Flip-Flopを用いた既存のSRNGと高速SRNGの遅延時間比較を行うテスト回路を設計し、実証を行う。