講演情報
[A-6-01]経年劣化による性能低下を緩和する回路設計
〇三浦 幸也1、松堂 織人1 (1. 東京都立大)
キーワード：
MOSトランジスタ劣化、伝搬遅延改善、ディジタル制御発振器、適応的回路設計
CMOS集積回路の微細化に伴い，BTIやCHCなどトランジスタの劣化が問題になっている．これらの経年劣化はトランジスタのしきい値電圧の変動を引き起こし，その結果，伝搬遅延が増大して回路の誤動作を招く恐れがある．従来のガードバンド手法は，設計マージンを設けることでこれらのリスクを管理してきたが，過剰な設計コストの発生や，不均一な劣化による早期の誤動作を招くなどの問題がある．これらの問題を解決するために，本論文では，回路使用中に性能の調整行い，動作速度の低下を動的に改善する回路設計法を提案する．