講演情報
[C-12-28]アダプティブバイアス回路による20 GHz 180 nm CMOSドハティ増幅器の高効率化
◎齊藤 圭1、高野 恭弥1 (1. 東京理科大学)
キーワード：
CMOS、FR3、ドハティ増幅器、アダプティブバイアス
近年の5G以降の移動体通信では、ピーク対平均電力比（PAPR）の大きい変調方式が主流となっており、電力増幅器にはバックオフ領域における高効率動作が求められている。この要求に対し、バックオフ時でも高い効率を維持できるドハティ増幅器が注目されている。ドハティ増幅器は、キャリアアンプとピークアンプを並列に構成し、それぞれ異なる動作点で動作させることで、低入力時にはキャリアアンプのみ、高入力時には両アンプが動作する。この動作により効率の極大値が二か所となり、バックオフ領域での効率低下を抑制できる。一方、20 GHz帯ではB級やC級で動作するピークアンプの利得が低く、高入力時の効率低下が課題となる。 本研究では、高入力時のみピークアンプの動作点をA級へ変化させるアダプティブバイアス回路の実現を最終目標とする。その第一段階として、アダプティブバイアス回路を用いない20 GHz帯ドハティ増幅器を設計・試作し、ピークアンプの最適なゲートバイアスがPAEに与える影響を評価した。試作回路は180 nm CMOSプロセスで設計し、利得向上のためキャリアアンプおよびピークアンプの双方にドライバー段を設け、LCL整合回路を用いてインピーダンス整合を行った。また、将来的に適用するアダプティブバイアス回路として、入力電力に応じてピークアンプのゲートバイアスをB級・C級からA級へ連続的に変化させる構成を検討した。 実測では、入力電力に応じてピークアンプのバイアスを切り替えることで、高入力時のPAEが向上することを確認した。以上より、入力電力に応じたピークアンプの動作点制御はドハティ増幅器の高効率化に有効であり、今後アダプティブバイアス回路を導入することでさらなる性能向上が期待できる。