[16p-A41-1~9] (Open Symposium) The Frontline of Materials, Processes, and Packaging Technologies Collaborating with State-of-the-Art Logic Semiconductors

3:25 PM - 3:55 PM JST(6:25 AM - 6:55 AM UTC)

[16p-A41-5] Wafer technology supporting Leading-edge Logic Devices

〇Kazuhito Matsukawa¹ (1.SUMCO)

Keywords:

semiconductor,silicon wafer

半導体技術においてCMOSの高性能化を進めるにあたり、従来の古典的なスケーリングだけで所望の性能は得られず、≦2nm世代の最先端プロセスでは、ベースの基板に始まり、GAA構造やEUV技術の導入など従来のプロセス技術開発に加えて様々な材料開発に依存する割合が多くなってきている。そこで今後の最先端Logicプロセスに対するウエーハ技術の技術課題や方向性につき述べる。