[8a-N324-1~11] 13.4 Si processing /Si based thin film / MEMS / Equipment technology

9:30 AM - 9:45 AM JST(12:30 AM - 12:45 AM UTC)

[8a-N324-3] Development of Isolation Technology for SOI-CMOS Devices in Minimal-Fab Process

〇Hiroshige Kogayu¹, Ryuhei Sekifuji¹, Hiroyuki Tanaka², Noriko Miura², Shiro Hara^1,2 (1.Hundred, 2.AIST)

Keywords:

Minimal Fab,Isolation,Planarization

ミニマルファブを用いたSOI-CMOSデバイスの開発を行なってきたが、素子分離はメサ分離を採用しているため、Si段差部をゲート配線が乗り越えることとなり段切れが起こりやすい課題があった。そこで素子分離にレジストエッチバックによる平坦化技術の導入を検討した。プロセス条件の最適化を行ない、実際のSOI-CMOSデバイスに適用したところ、埋込まれたTEOSにより段差が低減され、ゲート配線の段切れが防止できることを確認した。