Presentation Information
[B-4-42]Quantitative Evaluation of Signal Integrity Degradation Factors Using Design of Experiments in DDR4 Fly-by Topologies
◎Kosei Nagahara1, Goro Hamamoto2,1, Hiroto Miyake1, Masahiro Yoshida1, Yoshitaka Toyota1 (1. Okayama Univ., 2. Hitachi)
Keywords:
Fly-by Topologies,Design of Experiments,Signal Integrity,DDR,Orthogonal Array,Analysis of Variance
産業向け電子機器は従来から求められる高い信頼性に加えて、近年は高性能化も進んでいる。
これに伴い、DDR I/F (double datarate interface)が採用され、SDRAM (synchronous dynamic random access memory)がメモリダウン方式でマザーボードに直接実装される。
DDR I/Fの信号群の内、コマンド・アドレス信号は複数のSDRAMをデイジーチェーン接続するフライバイ・トポロジーを用いるため、反射ノイズの重畳による波形歪みが課題となる。
先行研究ではビアスタブ長に着目したツイスト型スタブ短縮配線(TSSR)による波形品質の改善効果が示されているが、その他の設計因子の影響やスタブ長の相対的重要性は明らかでなく、設計最適化の指針となる知見が不足している。
しかし、後述する18の設計因子をすべて3水準で考慮した場合、総組み合わせ数は約3.8億通りに及び、網羅的な評価は現実的ではない。
そこで本研究では、L81直交表を用いた実験計画法に基づく解析環境を構築し、解析回数を大幅に削減しつつ、各因子が波形品質に及ぼす影響度を寄与率として定量評価する。
これに伴い、DDR I/F (double datarate interface)が採用され、SDRAM (synchronous dynamic random access memory)がメモリダウン方式でマザーボードに直接実装される。
DDR I/Fの信号群の内、コマンド・アドレス信号は複数のSDRAMをデイジーチェーン接続するフライバイ・トポロジーを用いるため、反射ノイズの重畳による波形歪みが課題となる。
先行研究ではビアスタブ長に着目したツイスト型スタブ短縮配線(TSSR)による波形品質の改善効果が示されているが、その他の設計因子の影響やスタブ長の相対的重要性は明らかでなく、設計最適化の指針となる知見が不足している。
しかし、後述する18の設計因子をすべて3水準で考慮した場合、総組み合わせ数は約3.8億通りに及び、網羅的な評価は現実的ではない。
そこで本研究では、L81直交表を用いた実験計画法に基づく解析環境を構築し、解析回数を大幅に削減しつつ、各因子が波形品質に及ぼす影響度を寄与率として定量評価する。