講演情報
[11a-E201-8]低熱負荷（500 ℃）酸素パッシベーション界面層（O-PAS IL）による極薄CET（〜0.9 nm）High-kゲートスタック形成
〇森田 行則1,6、川那子 高暢1,6、神岡 武文1,6、三谷 祐一郎2,6、生田目 俊秀3,6、女屋 崇3,6、深田 直樹3,6、ジェバスワン ウイパコーン3,6、塚越 一仁3,6、星井 拓也4,6、トープラサートポン カシディット5,6、田村 敦史5,6、喜多 浩之5,6、岡田 直也1,6、間部 謙三1,6、水林 亘1,6、太田 裕之1,6、松川 貴1,6、右田 真司1,6 (1.産総研、2.東京都市大、3.物質・材料研究機構、4.東京科学大、5.東大、6.LSTC)
キーワード：
High-kゲートスタック、界面層、CET
2nmおよびそれ以細ノードで採用される積層型ナノシートトランジスタは、架橋構造の極薄（5nm以下）のナノシートの周囲にゲートスタックを形成するゲートオールアラウンド構造が用いられる。IRDSロードマップから要求されるCET値は0.9nmまで薄膜化されており、ナノスケールの微細構造に対する極薄の界面層（IL）形成、high-k/メタルゲートスタック形成には、ナノスケールのトランジスタ構造を破壊しないように、プロセス温度のコントロールが必須である。我々は、極薄のCETゲートスタックを実現する新たなIL形成手法として酸素パッシベーションIL（O-PAS IL）技術を提案し、検証を行ってきた。今回、O-PAS IL形成条件を拡張し、低温（500℃）で形成したIL上のゲートスタックの評価を行った。