[15a-W8E_101-1~8] 13.3 Insulator technology

10:15 AM - 10:30 AM JST(1:15 AM - 1:30 AM UTC)

[15a-W8E_101-6] Oxygen-Passivated Interfacial Layer (O-PAS IL) for Ultra-Scaled (CET < 1 nm) High-k Gate Stacks

〇Yukinori Morita^1,6, Kawanago Takamasa^1,6, Takefumi Kamioka^1,6, Yuichro Mitani^2,6, Toshihide Nabatame^3,6, Takashi Onaya^3,6, Naoki Fukata^3,6, Wipakorn Jevasuwan^3,6, Kazuhito Tsukagoshi^3,6, Takuya Hoshii^4,6, Kasidit Toprasertpong^5,6, Atsushi Tamura^5,6, Koji Kita^5,6, Naoya Okada^1,6, Kenzo Manabe^1,6, Wataru Mizubayashi^1,6, Hiroyuki Ota^1,6, Takashi Matsukawa^1,6, Shinji Migita^1,6 (1.AIST, 2.Tokyo City Univ., 3.NIMS, 4.Science Tokyo, 5.The Univ. of Tokyo, 6.LSTC)

Keywords:

Interfacial layer,CET,high-k

電気的酸化膜厚（CET）のスケーリングは、先端ロジックにおいて依然として大きな課題ではあるが、その値は数技術世代にわたって約1.4 nm程度で停滞している。CETをさらにスケーリングするには、CETのうち大部分を占めるSiO₂界面層（IL）の薄層化が必須である。これを実現するため我々は、新たなIL形成手法として酸素パッシベーションIL（O-PAS IL）技術を提案し、検証を行ってきた。MOSキャパシタとFETの作製と特性評価によって、その効果を評価した。