[15a-W8E_101-1~8] 13.3 絶縁膜技術

10:15 〜 10:30

[15a-W8E_101-6] 極薄CET（< 1 nm）High-kゲートスタックのための酸素パッシベーション界面層（O-PAS IL）の形成

〇森田 行則^1,6、川那子 高暢^1,6、神岡 武文^1,6、三谷 祐一郎^2,6、生田目 俊秀^3,6、女屋 崇^3,6、深田 直樹^3,6、ジェバスワン ウイパコーン^3,6、塚越 一仁^3,6、星井 拓也^4,6、トープラサートポン カシディット^5,6、田村 敦史^5,6、喜多 浩之^5,6、岡田 直也^1,6、間部 謙三^1,6、水林 亘^1,6、太田 裕之^1,6、松川 貴^1,6、右田 真司^1,6 (1.産総研、2.東京都市大、3.物材機構、4.東京科学大、5.東大、6.LSTC)

キーワード：

界面、CET、high-k

電気的酸化膜厚（CET）のスケーリングは、先端ロジックにおいて依然として大きな課題ではあるが、その値は数技術世代にわたって約1.4 nm程度で停滞している。CETをさらにスケーリングするには、CETのうち大部分を占めるSiO₂界面層（IL）の薄層化が必須である。これを実現するため我々は、新たなIL形成手法として酸素パッシベーションIL（O-PAS IL）技術を提案し、検証を行ってきた。MOSキャパシタとFETの作製と特性評価によって、その効果を評価した。