Presentation Information
[17a-S2_203-5]Simultaneous formation of dummy gates for GAAFET using Self-Aligned Double Patterning (SADP) and wide lithography patterning
〇Hiroki Tonegawa1, Tetsuya Ueda1, Motoharu Shichiri1, Hironori Yamamoto1, Yoshihiro hayashi1 (1.AIST SFRC)
Keywords:
GAAFET,SADP
GAAFETのダミーゲート形成に既存のフォトリソパターンとSADPプロセスを用いることでゲート長の二つの寸法制御が可能となる。今回、フォトリソパターンとSADPパターンのダミーゲートを両立した