[17a-S2_203-1~12] 13.5 Semiconductor devices/ Interconnect/ Integration technologies

10:15 AM - 10:30 AM JST(1:15 AM - 1:30 AM UTC)

[17a-S2_203-6] 23nm-wide Gate Patterning by Electron Beam Lithography using a Tone Reversal Process (EB-R) Highly Compatible to Self-Aligned Double Patterning (SADP) Process

〇SUNGWON YOUN¹, Tetsuya Ueda¹, Motoharu Shichiri¹, Junichi Furukawa¹, Kazuyuki Matsumaro¹, Iijima Syuuichi¹, Noguchi Yoshiji¹, Sugiyama A¹, Hayashi Yoshihiro¹ (1.AIST)

Keywords:

Anvanced lithography,Integration,electron beam lithography

近年、大規模集積回路(LSI)分野において2x nmレベルのパターン形成技術の需要が高まっている。産総研では、300mm研究試作ラインであるスーパークリーンルーム（SCR）において、ゲートオールアラウンド（GAA）トランジスタ試作用の微細ゲートパターン形成に導入するEBリバーストーン技術を開発している。幅23 nmゲートを、電子ビームリソグラフィー（EBL）プロセスと自己整合ダブルパターニング（SADP）プロセスを組み合わせることで、300 mmウェーハ上に作製することに成功した。EB-Rプロセスで得られる矩形SiN-HMにより、垂直性の高いLg=23nmのダミーゲートを実現した。本研究で開発されたプロセスはLSIデバイス開発段階での試作研究に有用であると考えられる。