講演情報
[17a-S2_203-6]SADP互換EB-Rプロセスによる23nm幅ゲートパターン作製
〇尹 成圓1、上田 哲也1、七里 元晴1、古川 順一1、松麿 和幸1、飯島 秀一1、埜口 良二1、杉山 曜宣1、林 喜宏1 (1.産総研)
キーワード：
先端リソグラフィ、集積化、電子線リソグラフィ
近年、大規模集積回路(LSI)分野において2x nmレベルのパターン形成技術の需要が高まっている。産総研では、300mm研究試作ラインであるスーパークリーンルーム（SCR）において、ゲートオールアラウンド（GAA）トランジスタ試作用の微細ゲートパターン形成に導入するEBリバーストーン技術を開発している。幅23 nmゲートを、電子ビームリソグラフィー（EBL）プロセスと自己整合ダブルパターニング（SADP）プロセスを組み合わせることで、300 mmウェーハ上に作製することに成功した。EB-Rプロセスで得られる矩形SiN-HMにより、垂直性の高いLg=23nmのダミーゲートを実現した。本研究で開発されたプロセスはLSIデバイス開発段階での試作研究に有用であると考えられる。