[25p-31A-1~9] FS.1 フォーカストセッション「AIエレクトロニクス」

14:00 〜 14:15

[25p-31A-4] 基板端子への遅延入力を伴ったFeFETの並列化によるリザバーコンピューティング性能の向上

〇名幸 瑛心¹、トープラサートポン カシディット¹、中根 了昌¹、鈴木 陸央¹、竹中 充¹、高木 信一¹ (1.東大工)

キーワード：

リザバーコンピューティング,FeFET

物理リザバーコンピューティングにおいて高い性能を実現するためには短期記憶特性や非線形性が必要と考えられている。我々は強誘電体ゲートFET(FeFET)の短期記憶特性と非線形性に注目し、FeFETリザバーコンピューティングについて実験的に検証を行ってきた。FeFETへのゲート端子への入力に加え、遅延させた入力を基板端子に印加する事で単デバイスのリザバー性能を向上させることに成功した。本研究では複数のFeFETを用意し、それぞれのFeFETで基板に入力するパルスの遅延時間を変えて並列化することでリザバーコンピューティング性能のさらなる向上を達成した。