[15a-M_123-1~13] FS.1 フォーカストセッション「AIエレクトロニクス」

10:15 〜 10:30

[15a-M_123-6] ReRAM CiMの積和演算値のデータリテンションエラーを列方向の重み反転により低減する手法

〇三澤 奈央子¹、井爪 優輔¹、平田 佑亮¹、森本 雅大²、大原 猛史²、松井 千尋¹、竹内 健¹ (1.東大工、2.NTCJ)

キーワード：

誤り訂正符号、ReRAM、データリテンション

本研究では、１列に１ビットのフラグのみを要する列ごとの重みの反転により、アナログReRAM Computation-in-Memory（CiM）の積和演算値のデータリテンションによるエラーを低減する手法を提案する。提案手法は、ReRAMの抵抗状態の非対称性を利用し、従来のECCに比べ、フラグオーバーヘッドが78.5％削減する。