[16a-K101-1~11] 17.3 Layered materials

9:15 AM - 9:30 AM JST(12:15 AM - 12:30 AM UTC)

[16a-K101-2] Two-Step Annealing process for High-Coverage MoS₂ on 4inch Wafer

〇Shinichi Tanabe¹, Hitoshi Miura¹, Naoya Okada², Toshifumi Irisawa², Yu min Huang¹, Hisashi Warashina¹, Hao Cheng¹, Atsuki Fukazawa¹, Hiroki Maehara¹ (1.Tokyo Electron, 2.AIST)

Keywords:

MoS2,2D,channel

ロジックデバイスの微細化に伴い、Siの極薄膜をチャネルとするComplementary Field-Effect Transistor(CFET)の開発が進められている。Siは薄膜化するとバルクに比べてキャリア移動度が低下するのに対し、遷移金属ダイカルコゲナイド(TMDC)は1 nm以下の厚さでSiより高いキャリア移動度を示すため、Siの代替材料として注目されている。今回、転写不要かつウェハスケールで被覆性良くMoS₂をを形成する手法について発表する。