[17a-K101-1~13] 13.5 Semiconductor devices/ Interconnect/ Integration technologies

9:45 AM - 10:00 AM JST(12:45 AM - 1:00 AM UTC)

[17a-K101-4] Gate Patterning by Electron Beam Lithography using a Tone Reversal Process (EB-R) Highly Compatible to Self-Aligned Double Patterning (SADP) Process

〇SUNGWON YOUN¹, Tetsuya Ueda¹, Motoharu Shichiri¹, Junichi Furukawa¹, Kazuyuki Matsumaro¹, Hiroshi Hiroshima¹ (1.AIST)

Keywords:

Electron Beam Lithography,Self Aligned Double Patterning

近年、大規模集積回路(LSI)分野において2x nmレベルのパターン形成技術の需要が高まっている。産総研では、300mm研究試作ラインであるスーパークリーンルーム（SCR）において、ゲートオールアラウンド（GAA）トランジスタ試作用の微細ゲートパターン形成に導入するEBリバーストーン技術を開発している。2x nm前後の様々なゲート長のSiNハードマスク（HM）を、電子ビームリソグラフィー（EBL）プロセスと自己整合ダブルパターニング（SADP）プロセスを組み合わせることで、300 mmウェーハ上に作製することに成功した。幅25nm、高さ57nmのSiN HMを作製し、その後のHMを用いたエッチングにより、幅18nm、高さ71nmのSi構造を作製した。