講演情報
[17a-K101-4]SADP互換EB-Rプロセスによるゲートパターン作製
〇尹 成圓1、上田 哲也1、七里 元晴1、古川 順一1、松麿 和幸1、廣島 洋1 (1.産総研)
キーワード：
電子ビームリソグラフィー、自己整合ダブルパターニング
近年、大規模集積回路(LSI)分野において2x nmレベルのパターン形成技術の需要が高まっている。産総研では、300mm研究試作ラインであるスーパークリーンルーム（SCR）において、ゲートオールアラウンド（GAA）トランジスタ試作用の微細ゲートパターン形成に導入するEBリバーストーン技術を開発している。2x nm前後の様々なゲート長のSiNハードマスク（HM）を、電子ビームリソグラフィー（EBL）プロセスと自己整合ダブルパターニング（SADP）プロセスを組み合わせることで、300 mmウェーハ上に作製することに成功した。幅25nm、高さ57nmのSiN HMを作製し、その後のHMを用いたエッチングにより、幅18nm、高さ71nmのSi構造を作製した。