[17p-K202-1~7] 13.3 Insulator technology

1:30 PM - 1:45 PM JST(4:30 AM - 4:45 AM UTC)Presentation by Applicant for JSAP Young Scientists Presentation Award

[17p-K202-3] Elimination of slow traps in Ge MOS interface by optimizing pre-oxidization and post annealing

〇(B)Shunsuke Takaki¹, Wenchang Yeh¹ (1.Shimane Univ.)

Keywords:

Germanium,thin-film,FET

Geは次世代MOSFET材料として期待されているが、ゲートスタックの界面準位、特に遅い界面準位が課題となっている。界面準位の低減には、熱酸/窒化界面層の挿入や、後アニールが有効であることが報告されている。本研究ではAl/スパッタSiO₂/nGe MOS構造について、熱酸/窒化膜条件および後アニール条件により遅い界面準位密度を除去できることを示す。