講演情報
[23a-12K-7]MEMSデバイス適用へ向けた極厚膜低ストレスLPCVD Poly-Si膜の膜厚方向の電気抵抗評価
〇鋪田 嚴1、板谷 秀治1、町田 俊太郎1、鈴木 裕輝夫2、田中 秀治2、泉 学1 (1.(株)KOKUSAI ELECTRIC、2.東北大)
キーワード：
MEMS,LPCVD poly-Si,低ストレス
MEMS慣性センサーに用いられるSOIウェーハに代わり、近年はエピタキシャル成長による厚膜 poly-Si（Epi-poly-Si）をpoly-Si電極とSiO2犠牲層の上に成膜するプロセスが採用されている。Epi-poly-Siの成膜は、枚葉処理のためスループットに課題がある。一方、量産性に優れるバッチ処理も可能なLPCVDによるPoly-Si膜中に、結晶成長阻害層を挿入したILIS構造が提案され、低ストレス勾配と低膜ストレスが実現されている。ILIS構造の阻害層による膜厚方向の抵抗率を懸念し評価を行った。