講演情報

16:00 〜 16:15

[23p-12J-8]Cu CMPプロセス中のCu腐食挙動に対する下層配線構造の影響

〇内藤悠哉¹、和田純弥¹、糸川寛志¹、田上政由¹、大谷紀雄¹、鬼頭傑¹ (1.キオクシア株式会社)

CMP,腐食,下層配線

LSIのCu配線形成技術であるCu CMPプロセスには数nmレベルの段差制御が要求されている。Cu段差を生じる要因の一つとしてCu腐食が報告されている。本講演ではCu腐食の発生挙動に対する下層配線構造依存性を系統的に調査した結果を報告する。