[15a-M_124-1~13] 13.5 デバイス／配線／集積化技術

9:15 〜 9:30

[15a-M_124-2] 二層積層量子ドットにおける共通バリアゲート感度を利用した層選択的制御の実証

〇(D)二木 大輝¹、金 駿午¹、水谷 朋子¹、更屋 拓哉¹、岡 博史²、森 貴洋²、小林 正治¹、平本 俊郎¹ (1.東大生研、2.産総研)

キーワード：

量子ビット、量子ドット、シリコンMOSFET

シリコン量子ドットの3次元積層化における層選択的制御手法を報告する。共通バリアゲート(BG)を有する2層積層デバイスを作製し、極低温測定を行った。BGに対する各層の感度差を利用することで、ゲートが共有された構造において上層・下層の信号を明確に分離可能であることを実証した。さらに基板バイアスおよびBG電圧を用いることで、各層のクーロンピーク位置が制御可能であることを確認した。