講演情報
[16p-S2_203-2][第47回優秀論文賞受賞記念講演] 先端MOS作製工程におけるSiO2/Si界面欠陥の評価
〇布村 正太1、太田 裕之1、入沢 寿史1、遠藤 和彦1、森田 行則1 (1.産総研)
キーワード：
SiO2/Si、界面欠陥、HKMG
先端MOS（metal-oxide-semiconductor）デバイスにおいて、シリコン酸化膜/シリコン（SiO2/Si）界面の欠陥はデバイス特性や信頼性の低下を招く。そのため、デバイス作製工程おいて、界面欠陥の発生と修復の過程を理解し、これらの欠陥を抑止するプロセス開発を進めることが重要である。通常、欠陥は、デバイス作製後に、C-V法やチャージポンピング法を用いて評価されるが、評価がデバイス作製後に限定され、各工程における欠陥の発生と修復の詳細は理解されていない。そこで、測定に電極を必要としないQSSPC（Quasi-Steady-State Photoconductance）法を用いて、先端MOSのHKMG（high-k metal-gate）スタック作製工程において、SiO2/Si界面の欠陥を評価したので紹介する。