[17a-S2_203-1~12] 13.5 デバイス／配線／集積化技術

11:45 〜 12:00

[17a-S2_203-11] CMOS-GAAFET インテグレーション技術：選択 SD 作り分けプロセスの検討

〇田中 陽子¹、利根川 啓希¹、西野 隆太郎¹、上嶋 和也¹、熊谷 直人¹、上田 哲也¹、陳 家驄¹、入沢 寿史¹、八木下 淳史¹、林 喜宏¹ (1.産総研 SFRC)

キーワード：

CMOS、GAAFET、エピキャピタル成長

GAAFETのCMOS実現には、p型およびn型ソース・ドレイン領域への選択エピタキシャル成長が不可欠である。p⁺-SiGe:Bとn⁺-SiPの成長挙動の観察結果より、SiPはマスク有無の影響を受けず安定かつ良好な形状を得た。一方、SiGe:Bはマスク開口率に依存し供給律速領域であることが明らかとなった。現在、開口率制御やSiGe:Bエピタキシャル条件調整の両面からプロセス改良を進めている。