セッション詳細

[17a-S2_203-1~12]13.5 デバイス/配線/集積化技術

2026年3月17日(火) 9:00 〜 12:15
S2_203 (南2号館)

[17a-S2_203-1]最先端構造トランジスタを試作可能な共用プロセスの開発

〇林 喜宏1、入沢 寿史1、水林 亘1 (1.産総研)

[17a-S2_203-2]シリコンナノシートMOSFETのフォノン起因電子移動度のゲート電圧依存

〇福田 浩一1、服部 淳一1、林 喜宏1 (1.産総研)

[17a-S2_203-3]Siナノシート電界効果トランジスタの静特性とインナースペーサー長の関係

〇服部 淳一1、福田 浩一1、池上 努1、八木下 淳史1、林 喜宏1 (1.産総研)

[17a-S2_203-4]GAAFET製造工程における立体構造のインラインモニタ技術

〇河野 伸1、Chen Chia-Tsong1、上嶋 和也1、七里 元晴1、八木下 淳史1、入沢 寿史1、松川 貴1、林 喜宏1 (1.産総研 SFRC)

[17a-S2_203-5]SADPとワイドリソパターンを用いたGAAFET対応変長ダミーゲート形成

〇利根川 啓希1、上田 哲也1、七里 元晴1、山本 博規1、林 喜宏1 (1.産総研SFRC)

[17a-S2_203-6]SADP互換EB-Rプロセスによる23nm幅ゲートパターン作製

〇尹 成圓1、上田 哲也1、七里 元晴1、古川 順一1、松麿 和幸1、飯島 秀一1、埜口 良二1、杉山 曜宣1、林 喜宏1 (1.産総研)

[17a-S2_203-7]ナノインプリントリソグラフィ(NIL)によるデュアルダマシン(DD)配線の評価

〇濱本 亮輔1、鈴木 健太1、上田 哲也1、林 喜宏1、水林 亘1、日下 敦之2、石田 真幸2、十河 輝大2、舩吉 智美2、香川 正行2、小楠 誠2、長谷川 敬恭2、山本 磨人2 (1.産総研 SFRC、2.キヤノン)

[17a-S2_203-8]低熱履歴化FLAによるHfO2ゲートスタックのリーク電流の低減

〇渡邉 迅登1、満田 勝弘1、牧 唯人1、森田 行則2、太田 裕之2、林 喜宏2、加藤 慎一1、三河 巧1 (1.SCREENセミコンダクターソリューションズ、2.産総研SFRC)

[17a-S2_203-9]NMOS-GAAFETのS/D形成に向けたSiPの成長レート検討

〇熊谷 直人1、入沢 寿史1、林 喜宏1 (1.産総研)

[17a-S2_203-10]Process development for fabricating Si nanosheet GAAFET on 300 mm wafers: Selective epitaxial growth and channel release

〇CHIATSONG CHEN1, Toshihiro Narushima1, Shin Kono1, Kazuya Uejima1, Atsushi Yagishita1, Naoto Kumagai1, Takahiro Goya1, Ryutaro Nishino1, Kenzou Manabe1, Yoko Tanaka1, Masanaga Fukasawa1, Yuuki Ishida1, Yukinori Morita1, Hiroyuki Ota1, Toshifumi Irisawa1, Wataru Mizubayashi1, Takashi Matsukawa1, Yoshihiro Hayashi1 (1.AIST)

[17a-S2_203-11]CMOS-GAAFET インテグレーション技術:選択 SD 作り分けプロセスの検討

〇田中 陽子1、利根川 啓希1、西野 隆太郎1、上嶋 和也1、熊谷 直人1、上田 哲也1、陳 家驄1、入沢 寿史1、八木下 淳史1、林 喜宏1 (1.産総研 SFRC)

[17a-S2_203-12]改良型 α Power ModelによるGate-All-Aroundトランジスタの直列寄生抵抗解析

〇上嶋 和也1、八木下 淳史1、熊谷 直人1、Chen Chia-Tsong1、深沢 正永1、浅沼 周太郎1、亀井 利浩1、石田 夕起1、岡田 直也1、間部 謙三1、笠嶋 悠司1、森田 行則1、入沢 寿史1、水林 亘1、太田 裕之1、伊藤 文則1、松川 貴1、林 喜宏1 (1.産総研 SFRC)