講演情報
[18a-S2_203-5]CT分断構造によるゲート側注入型セルの特性改善
〇石川 達也1、竹田 裕1、来栖 貴史1 (1.キオクシア)
キーワード：
フラッシュメモリ、TCAD、半導体
ゲート側注入型のフラッシュメモリは書込性能の向上に期待できる一方で、書込み時にゲート端にンネル電流が集中するため隣接セルへの干渉（NWI）が大きくなってしまうという課題がある。ゲート側注入のNWI対策としてセル毎に独立した電荷蓄積層を持つCT分断構造をゲート注入型構造に適用し計算を行った結果、良好な書込み特性とNWI対策を両立するセル構造が得られた。