[A-1] 回路とシステム

16:30 〜 16:45

[A-1-11] FPGAベースAES暗号化回路における処理モジュール統合による回路規模低減手法の検討

○藤井 裕之¹、井上 敏之¹、土谷 亮¹、岸根 桂路¹ (1. 滋賀県大)

キーワード：

FPGA、暗号、AES