セッション詳細

[D-18]リコンフィギャラブルシステム

2024年3月7日(木) 9:00 〜 12:15
総合科学部 3階 K306(広島大学 東広島キャンパス)
座長:泉 知論(立命館大学)、和田 康孝(明星大学)

[D-18-01]SoC FPGAを用いたエッジAIの推論処理の高速化手法の検討

○田嶋 夏己1、中西 知嘉子1 (1. 大阪工業大学)
PDFダウンロードPDFダウンロード

[D-18-02]エッジ AI のデータ分割による転送手法の改善とさらなる高速化手法の検討

○村井 稔大1、中西 知嘉子1 (1. 大阪工業大学)
PDFダウンロードPDFダウンロード

[D-18-03]アクセラレート回路を用いたエッジAIのデータ共有方法の検討

○吉田 裕紀1、中西 知嘉子1 (1. 大阪工業大学)
PDFダウンロードPDFダウンロード

[D-18-04]共有メモリを活用した「YOLOv7」の高速化手法の検討

○舩橋 駿介1、中西 知嘉子1 (1. 大阪工業大学)
PDFダウンロードPDFダウンロード

[D-18-05]姿勢推定モデル「 MoveNet」における処理データの活用方法

○田中 康雅1、中西 知嘉子1 (1. 大阪工業大学)
PDFダウンロードPDFダウンロード

[D-18-06]C++AI推論ライブラリに向けたモデル構造最適化ツールの開発

○伊原 和美1、中西 知嘉子1 (1. 大阪工業大学)
PDFダウンロードPDFダウンロード

[D-18-07]高位設計IPを活用したアルゴリズム記述からの回路生成手法の検討

○森井 貴大1、村野 弘樹1 (1. 三菱電機株式会社)
PDFダウンロードPDFダウンロード

[D-18-08]枝刈り手法を適用した欠損画素復元用FC-NNの回路設計

○橋口 仁哉1、小椋  清孝1、伊藤 信之1 (1. 岡山県立大学)
PDFダウンロードPDFダウンロード

[D-18-09]26万画素を処理可能なインコヒーレントホログラフィ用カラー回折計算回路

○原 貴之1,2、角江 崇2、下馬場 朋禄2、伊藤 智義2 (1. 長野工業高等専門学校、2. 千葉大学)
PDFダウンロードPDFダウンロード

[D-18-10]LUT-Networkを用いたホログラフィ計算の高速化手法

○井上 璃久1、山本 洋太1、入江 豪1、谷口 行信1 (1. 東京理科大学)
PDFダウンロードPDFダウンロード

[D-18-11]APSoCを用いた画像認識処理の高効率実装に関する検討

○松本 俊輔1、密山 幸男1、廖 望1 (1. 高知工科大学)
PDFダウンロードPDFダウンロード

[D-18-12]SRAM 型 FPGA のソフトエラー評価のためのエラー挿入法の検討

○上村 佳弘1、密山 幸男1、廖 望1 (1. 高知工科大学)
PDFダウンロードPDFダウンロード

[D-18-13]Verilog HDL を用いた RISC-V プロセッサの設計と FPGA 実装

○上田 陸斗1、密山 幸男1、廖 望1 (1. 高知工科大学)
PDFダウンロードPDFダウンロード