[C-12] 集積回路

11:30 〜 11:45

[C-12-32] A Fully Synthesizable DPLL for Spread Spectrum Clock Generation

○Madany Waleed¹、Hongye Huang¹、Bangan Liu¹、 Atsushi Shirane¹、Kenichi Okada¹ (1. Tokyo Institute of Technology)

キーワード：

Fully Synthesizable、DPLL