2024年電子情報通信学会総合大会
詳細検索

セッション詳細

一般セッション公募セッション：一般セッション

[C-12]集積回路

2024年3月8日(金) 9:15 〜 12:15
工学部　1階　104(広島大学　東広島キャンパス)
座長:佐々木 芳樹(日本大学)、齊藤 健(日本大学)
PDFダウンロードPDFダウンロード
9:15 〜 9:30

[C-12-24]NOTゲートを使用した低電源電圧積分器の設計

○新田 頼豪1、水島 大輔1、津田 紀生1、五島 敬史郎1 (1. 愛知工業大学)
PDFダウンロードPDFダウンロード
9:30 〜 9:45

[C-12-25]修正節点解析法を用いたC++によるオペアンプ過渡解析シミュレーション

中戸 春馬1、○中田 俊司1 (1. 近畿大学)
PDFダウンロードPDFダウンロード
9:45 〜 10:00

[C-12-26]オープンコレクタ・ftダブラ出力段を用いた低電力光変調器ドライバ

○川原 啓輔1、馬場 俊彦1 (1. 横浜国立大学)
PDFダウンロードPDFダウンロード
10:00 〜 10:15

[C-12-27]Fractional-N PLLのVCOゲインとCP電流の最適化に関する考察

○水野 功務1、永末 玲央1、吉河 武文1 (1. 富山県立大学)
PDFダウンロードPDFダウンロード
10:15 〜 10:30

[C-12-28]A Compact Class-F LC Oscillator with Multi-resonance Mode for Low jitter PLL Designs

○Xiong Yuang1、Xu Dingxin1、Zhang Yuncheng1、白根 篤史1、岡田 健一1 (1. 東京工業大学)
PDFダウンロードPDFダウンロード
10:30 〜 10:45

休憩時間

10:45 〜 11:00

[C-12-29]A Multi-Phase Frequency Synthesizer with Injection-Locking Ring Oscillator

○Daxu Zhang1, Yuncheng Zhang1, Hongye Huang1, Dingxin Xu1, Atsushi Shirane1, Kenichi Okada1 (1. Tokyo Institute of Technology)
PDFダウンロードPDFダウンロード
11:00 〜 11:15

[C-12-30]A Comparator-based Gain Boosted PD Design for 32kHz Reference Oversampling PLL

○汪 文謙1、邱 俊俊1、白根 篤史1、岡田 健一1 (1. 東京工業大学)
PDFダウンロードPDFダウンロード
11:15 〜 11:30キャリアエクスプローラー

[C-12-31]A Nonlinearity Compensation Technique for Digital-to-Time Converter in All-Digital PLLs

○劉 澤正1、黄 宏燁1、張 雲程1、白根 篤史1、岡田 健一1 (1. 東京工業大学)
PDFダウンロードPDFダウンロード
11:30 〜 11:45

[C-12-32]A Fully Synthesizable DPLL for Spread Spectrum Clock Generation

○Madany Waleed1、Hongye Huang1、Bangan Liu1、 Atsushi Shirane1、Kenichi Okada1 (1. Tokyo Institute of Technology)
PDFダウンロードPDFダウンロード
11:45 〜 12:00

[C-12-33]100GHz超CMOS集積回路設計のための電磁界解析用材料パラメータ補正

○井上 裕貴1、吉田 毅1、坂巻 亮1、天川 修平1、藤島 実1 (1. 広島大学)
PDFダウンロードPDFダウンロード
12:00 〜 12:15

[C-12-34]A study of 150-GHz CMOS active power divider with cross coupling capacitors

○Leshan Xu1, Satoshi Tanaka1, Takeshi Yoshida1, Minoru Fujishima1 (1. Hiroshima Univ.)
PDFダウンロードPDFダウンロード
カテゴリ一覧へ戻る