[20a-A304-1~11] 13.5 デバイス／配線／集積化技術

9:15 〜 9:30

[20a-A304-2] MOSFET の極低温動作における DIBL パラメータ過剰見積の発生条件

〇(M1)小林 唯華^1,2、浅井 栄大²、飯塚 将太²、服部 淳一²、池上 努²、福田 浩一²、二国 徹郎¹、森 貴洋² (1.東京理科大、2.産総研)

キーワード：

クライオCMOS,DIBL,TCADシミュレーション

極低温環境におけるMOSFETの動作機構の解明は、量子コンピュータの制御用集積回路の実現にむけて重要である。我々はこれまでに、ゲートに対するソース／ドレインのアンダーラップが存在する場合、極低温では低V_d条件下でのV_tが異常を示し、DIBLが過剰に見積られる可能性を指摘した。今回我々は、このような過剰見積の発生条件を、TCADシミュレーションを用いて詳細に検討した。その原因は伝達特性の異常なV_d依存性にある。