講演情報
[8a-N324-2]ミニマルファブを用いたAI ハードウェア向け2 層Al 多層配線の開発とコンタクト抵抗評価
〇角 博文1、島本 直伸1、落合 幸徳1、最上 徹1、三田 吉郎1、池田 誠1 (1.東京大学大学院システムデザイン研究センター)
キーワード：
ミニマルファブ、CMOS プロセス、２層配線
近年のAI アルゴリズムの進歩に伴い、その実装を担うハードウェアの性能向上が強く求められている超大規模集積回路(VLSI)において、回路の複雑化と微細化が進む中、配線、特に層間を接続するビアのコンタクト抵抗が、デバイスの動作速度や信頼性を決定する重要な要因となっている。本研究では、AI ハードウェアLSI の低コストかつ迅速な開発を実現するため、実用上問題無い低コンタクト抵抗を実現できるミニマルファブを用いた2 層アルミニウム(Al)多層配線技術を開発した。