[14p-P10-1~25] 次世代半導体創生に向けた研究・人財育成活動シンポジウム

[14p-P10-23] ルテニウムの Area Selective Atomic Layer Deposition に関する研究

〇奥川 昭悟¹、ラーマン ガギ　タウヒドゥル¹、横川 凌^1,2、雨宮 嘉照²、寺本 章伸^1,2,3 (1.広大先進理工、2.広大 RISE、3.広大 HiSOR)

キーワード：

半導体、成膜、ルテニウム

近年の半導体集積回路は、微細化技術の発展によりその性能 の向上を達成しており、今後さらなる微細化に向け技術の発展が求められる。現在、先端集積回路の配線層には銅(Cu)が使われているが、拡散を防ぐためバリアメタル(TiN, TaN)が必要である。微細化によりその割合が増加することで、抵抗が増加する課題が生じている。そこで近年、バリアメタルを必要とせず、微細領域でも低抵抗を維持できるルテニウム(Ru)が注目されている。一般にRuの成膜には ALD (Atomic Layer Deposition)法が用いられている。特に表面を吸着可能な成長面 と不可能な非成長面に分けて、成長面のみ成膜が進むという選 択成長技術であるASALD (Area Selective ALD)が検討されている。本研究はRuのASALD成膜について検討を行ったので報告する。