[16a-K508-1~11] 13.5 デバイス／配線／集積化技術

10:30 〜 10:45奨励賞エントリー

[16a-K508-6] ハイブリッド・ボンディングを適用した3次元フラッシュメモリにおける貼り合わせ界面空隙の内圧低減技術開発

〇大形 彩斗¹、川西 絢子¹、久米 一平¹、有田 幸司¹、山脇 秀之¹ (1.キオクシア)

キーワード：

ハイブリッドボンディング、3次元半導体、ボイド