講演情報
[16p-K306-10]FeFETリザバーコンピューティングにおける異なるタイミングでのゲート入力と基板入力をもつFeFETの効率的な組み合わせ方の検討
〇名幸 瑛心1、トープラサートポン カシディット1、中根 了昌1、竹中 充1、高木 信一1 (1.東大工)
キーワード：
リザバーコンピューティング、FeFET
以前の研究では強誘電体FET(FeFET)を用いたリザバーコンピューティング(RC)において、ゲート端子へのパルス入力に加えて基板端子にも遅延させたパルス入力を行ったFeFETを組み合わせる事で短期記憶特性と非線形性を向上させられる事を明らかにした。本研究では、ゲート入力が基板入力よりも遅延している場合も含めた様々なFeFETの組み合わせ方について検討し、RCにおける性能の比較を行った。