[17a-K101-1~13] 13.5 デバイス／配線／集積化技術 | 2025年第72回応用物理学会春季学術講演会

詳細検索

セッション詳細

一般セッション(口頭講演)13 半導体：13.5 デバイス／配線／集積化技術

[17a-K101-1~13]13.5 デバイス／配線／集積化技術

2025年3月17日(月) 9:00 〜 12:30

K101 (講義棟)

9:00 〜 9:15

[17a-K101-1]極薄High-k/メタルゲートスタック形成におけるHfO₂上ALD-TiNの初期成長メカニズム

〇森田行則¹、間部謙三¹、太田裕之¹、林喜宏¹ (1.産総研 SFRC)

9:15 〜 9:30

[17a-K101-2]Gate-all-around FET用TiAlC/TiN電極の実効仕事関数へのF混入の影響

〇間部謙三¹、上嶋和也¹、太田裕之¹、森田行則¹、八木下淳史¹、入沢寿史¹、林喜宏¹ (1.産総研　SFRC)

9:30 〜 9:45

[17a-K101-3]300mm先端ロジック半導体向けタングステン電極形成プロセスの検討

〇岡田直也¹、太田裕之¹、間部謙三¹、森田行則¹、入沢寿史¹、伊藤文則¹、林喜宏¹ (1.産総研 SFRC)

9:45 〜 10:00

[17a-K101-4]SADP互換EB-Rプロセスによるゲートパターン作製

〇尹成圓¹、上田哲也¹、七里元晴¹、古川順一¹、松麿和幸¹、廣島洋¹ (1.産総研)

10:00 〜 10:15

[17a-K101-5]ナノインプリントリソグラフィを用いた微細ローカル配線形成技術

〇鈴木健太¹、上田哲也¹、笠嶋悠司¹、深沢正永¹、廣島洋¹、林喜宏¹、石田真幸²、舩吉智美²、日浦広実²、香川正行²、長谷川敬恭²、山本磨人² (1.産総研　SFRC、2.Canon)

10:15 〜 10:30

[17a-K101-6]GAAFET製造におけるSTI酸化膜CMPプロセス技術の開発

〇笠嶋悠司¹、松川貴¹、八木下淳史¹、林喜宏¹ (1.産総研 SFRC)

10:45 〜 11:00

[17a-K101-7]UV/Dry Air 処理による半導体基板上フッ素系ポリマー膜の除去

〇(M1)小石航平¹、緒方智成²、百瀬健¹、佐々木満¹ (1.熊大院自、2.熊大熊創)

11:00 〜 11:15

[17a-K101-8]シリコンナノシートの移動度における面外音響（ZA）フォノンの影響

〇(P)掘井耀¹、植田暁子¹、林喜宏¹ (1.産総研)

11:15 〜 11:30

[17a-K101-9]ナノシートFETプロセスに向けた極薄Si膜の分光エリプソメトリ評価

〇熊谷直人¹、入沢寿史¹、林喜宏¹ (1.産総研 SFRC)

11:30 〜 11:45英語発表

[17a-K101-10]Component Prioritization Assessment in Gate-All-Around Nanosheet FETs using Design-Technology Co-Optimization (DTCO)

〇(D)Xiaoran Mei¹, Yaoping Xiao¹, Takuya Saraya¹, Toshiro Hiramoto¹, Masaharu Kobayashi^1,2 (1.IIS, The Univ. of Tokyo, 2.d.lab, The Univ. of Tokyo)

11:45 〜 12:00英語発表

[17a-K101-11]Design Technology Co-optimization (DTCO) for spacer Design in Gate-All-around Nanosheet FETs

〇(M2)Yaoping Xiao¹, Xiaoran Mei¹, Takuya Saraya¹, Toshiro Hiramoto¹, Masaharu Kobayashi^1,2 (1.IIS, Univ. of Tokyo, 2.d.lab, Univ. of Tokyo)

12:00 〜 12:15英語発表

[17a-K101-12]Comprehensive Study on the Silicon-Nanosheet Thickness Dependence On the Device Performance of Gate-All-Around NFETs