[17a-K202-1~9] 13.3 絶縁膜技術

10:15 〜 10:30

[17a-K202-4] トレンチフィールドプレートパワーMOSFETにおける積層ゲート膜化によるTDDBばらつき改善

〇石井 大智¹、星田 悟志¹、上野 達郎¹、西口 俊史¹、前山 賢二¹、可知 剛¹、加藤 浩朗¹ (1.東芝デバイス＆ストレージ)

キーワード：

MOSFET、ゲート酸化

SiパワーMOSFETの中で比較的低耐圧領域(~250V)ではトレンチフィールドプレート(FP)構造が主流となっている。この構造ではトレンチ内にソースFPポリシリコンが形成された状態でゲート酸化を行うため、ポリシリコンのラフネスが大きくなる。ゲートに電圧印加するとラフネスの存在する酸化膜部に電界がかかり、ゲート酸化膜よりも絶縁耐量が低下する。今回ゲート酸化条件を変更することでラフネスを改善し、現状よりさらにTDDB寿命の改善を確認した。