[17a-K305-1~9] 3.13 シリコンフォトニクス・光電融合集積・光制御

10:30 〜 10:45

[17a-K305-6] 標準シリコンフォトニクスにおけるMOSFETの短チャネル効果抑制のための設計

〇宮武 悠人¹、竹中 充¹、池田 誠¹ (1.東大院工)

キーワード：

シリコンフォトニクス、MOSFET、光集積回路

標準的なシリコンフォトニクスプロセスの設計ルール内で、SOI層の側壁にチャネルをもつサイドゲートMOSFETの設計を改善し、短チャネル効果の抑制を図った。シミュレーションによる解析に基づいて、ソース・ドレインの浅接合化、チャネル直下の基板ドーピングの導入、ゲートドーピングの極性の反転により短チャネル効果の抑制と閾値電圧の低減に成功し、チャネル長を短縮することで駆動力の改善に成功した。